Beobachtetes Signal · 8. Juli 2026 · Technical Release · Quelle: t3n · Relevanz: 4/5 · Sentiment: Positiv
IBM präsentiert Nanostack-Architektur für effizientere KI-Chips durch vertikale Transistorstapelung
IBM hat den Prototypen eines Chips namens Nanostack vorgestellt, der Transistorschichten vertikal stapelt, um die Packungsdichte und Effizienz drastisch zu steigern. Der Prototyp integriert rund 100 Milliarden Transistoren auf einer nagelgroßen Fläche – etwa das Doppelte der Transistordichte des führenden Designs von 2021. Nanostack nutzt einen zweischichtigen CFET-Ansatz (Complementary FET) sowie drei Nanosheet-Kanäle. Laut IBM ermöglicht dies in bestimmten Vergleichen bis zu 50 Prozent mehr Rechenleistung pro Taktzyklus und eine bis zu 70 Prozent bessere Energieeffizienz. IBM plant Kooperationen mit Halbleiterherstellern und rechnet damit, dass Nanostack-Technologien innerhalb eines Jahrzehnts in Rechenzentren zum Einsatz kommen könnten. Branchenbeobachter und Forscher bewerten den Fortschritt als signifikant, verweisen jedoch auf verbleibende Herausforderungen in der Fertigung wie Ausbeute, thermische Budgets und die präzise Ausrichtung der Schichten.
Der Forschungs-Prototyp demonstriert einen neuen Ansatz zur vertikalen Transistorstapelung, der die Rechen- und Energieeffizienz für KI-Workloads maßgeblich verbessern kann. Dies birgt ein mittel- bis hohes Potenzial für künftige Rechenzentrums-Hardware und die KI-Infrastruktur.
Marktsignale zu IBM in Echtzeit verfolgen
Polaris7 erfasst behördliche Registrierungen, Primärquellen, Führungswechsel und Deal-Aktivitäten rund um die Uhr. Erstellen Sie Ihren kostenlosen Explorer-Workspace, um automatisierte Executive Briefings zu erhalten.
Wichtigste Kernpunkte & Evidenz
- IBM hat einen Nanostack-Prototypen mit rund 100 Milliarden Transistoren auf einer nagelgroßen Fläche entwickelt.
- Das Design verdoppelt die Transistordichte im Vergleich zu IBMs Top-Technologie von 2021 und steigert Leistung sowie Energieeffizienz signifikant.
- Nanostack stapelt Transistoren in zwei Schichten mittels eines CFET-Ansatzes und nutzt drei Nanosheet-Kanäle.
- IBM strebt Partnerschaften mit Halbleiterherstellern an und schätzt den produktiven Einsatz in Rechenzentren auf ein Jahrzehnt.
- Auch andere Foundries und Forschungslabore wie Intel, Samsung, TSMC und imec arbeiten an CFET- oder ähnlichen Mehrschicht-Architekturen.
Verknüpfte Unternehmen
8 verknüpfte Unternehmen“IBM has developed a new prototype chip called "Nanostack" with around 100 billion transistors on an area the size of a fingernail....”
“The largest chipmakers — Intel, Samsung and TSMC — and research lab imec in Belgium are also working on CFETs....”
“The largest chipmakers — Intel, Samsung and TSMC — and research lab imec in Belgium are also working on CFETs....”
“The largest chipmakers — Intel, Samsung and TSMC — and research lab imec in Belgium are also working on CFETs....”
“CFETs like IBM's Nanostack stand in contrast to approaches such as AMD's 3D‑V‑Cache, where transistors on each layer are manufactured indepe...”
“CFETs like IBM's Nanostack stand in contrast to approaches such as Huawei's upcoming LogicFolding technology....”
“The article includes an editorial segment titled "Insight into the lithography machines of ASML."...”
“The page notes external content from TargetVideo GmbH supplements the editorial offering on t3n.de....”
Ontologie & Marktkonzepte
Verwandte Marktsignale & Trends
Aktuelle verifizierte Unternehmensentwicklungen und Deal-Aktivitäten in diesem Marktsegment.
IBM-Nanostack-Chip zielt darauf ab, Mooresches Gesetz zu verlängern
IBM hat einen Prototypen namens „Nanostack“ vorgestellt, der Transistoren vertikal stapelt, um die Dichte und Effizienz massiv zu steigern. Der Prototyp integriert rund 100 Milliarden Transistoren auf einer fingernagelgroßen Fläche, was die Transistordichte gegenüber der Führendechnologie aus dem Jahr 2021 in etwa verdoppelt. Nanostack setzt auf einen zweischichtigen CFET-Ansatz (Complementary Field-Effect Transistor) mit drei Nanosheet-Kanälen pro Transistor; IBM vermarktet die Generation als „Sub-Nanometer“ beziehungsweise „0.7 Nanometer“. Laut IBM liefern entsprechende Chips bis zu 50 Prozent mehr Leistung und eine bis zu 70 Prozent bessere Energieeffizienz im Vergleich zur Vorgängerarchitektur. Auch andere große Halbleiterhersteller wie Intel, Samsung, TSMC sowie das Forschungsinstitut Imec arbeiten an CFET-Konzepten. Wichtige Hürden für die Serienfertigung bleiben jedoch die Ausbeute bei der Produktion, strenge Grenzen beim thermischen Budget und die präzise Schichtausrichtung.
KI-Hardware-Stack wird von Grund auf neu aufgebaut
Der Artikel erläutert, dass moderne AI-Beschleuniger auf einem stark limitierten Hardware-Stack basieren, der bei der Wafer-Fertigung und fortgeschrittener EUV-Lithographie beginnt. TSMC (72 % Marktanteil) und ASML bilden zentrale Engpässe, wobei das unmittelbare Nadelöhr das CoWoS-Packaging zum Stapeln von HBM darstellt, dessen Kapazitäten bis 2026 ausgebucht sind. TSMC plant 2026 Investitionen von 52 bis 56 Milliarden US-Dollar, während die Wafer-Nachfrage für AI-Beschleuniger von 2022 bis 2026 das Elffache erreichen soll. GPUs wie der NVIDIA H100 oder B200 sind auf Training optimiert und für latenzsensitive Inference oft überdimensioniert. Der Beitrag hebt Cerebras' Wafer-Scale-Chip WSE-3 hervor und verweist auf Benchmarks, die signifikante Vorteile bei Durchsatz und Kosten im Vergleich zu NVIDIA B200 zeigen. OpenAI hat eine Vereinbarung über über 20 Milliarden US-Dollar mit Cerebras für Inference-Kapazitäten unterzeichnet. Entwickler sollten ihre Workloads auf neuer Hardware benchmarken.
IBM verbindet modulare Kryosysteme für fehlertolerantes Quantencomputing
IBM hat einen wichtigen technischen Meilenstein erreicht und zwei modulare Kryosysteme miteinander verbunden sowie gemeinsam auf unter 15 Millikelvin gekühlt. Die jeweils über 2,4 Meter hohen und breiten Module sind so konzipiert, dass sie zu größeren Systemen kombiniert werden können und eine erhöhte Verkabelungskapazität für zahlreiche Chip-Verbindungen bieten. Die von IBM entwickelte L-Koppler-Technologie ermöglicht den direkten Datenaustausch zwischen separaten Quantenchips. Das Unternehmen plant, diesen Ansatz zu nutzen, um bis 2027 eine Maschine mit mindestens 1.000 programmierbaren Qubits zu bauen und noch in diesem Jahr erste Nighthawk-Prozessoren in die neuen Kryomodule zu integrieren. Diese modulare Kühlungsarchitektur positioniert sich als entscheidender Schritt auf dem Weg zu IBMs erklährtem Ziel, bis 2029 einen fehlertoleranten Quantencomputer mit dem Namen IBM Quantum Starling auf den Markt zu bringen.
Marktsignale & Strategische Shifts in Echtzeit verfolgen
Erstellen Sie benutzerdefinierte Watchlists, um automatisierte, evidenzbasierte Executive Briefings zu erhalten, sobald wesentliche Signale oder Marktverschiebungen auftreten.